Topology optimization and Monte Carlo multithreading simulation for fault-tolerant nanoarrays / Riente, F.; Turvani, G.; Ranone, P.; Cirillo, G. A.; Vacca, M.; Zamboni, M.; Graziano, M.. - In: JOURNAL OF COMPUTATIONAL ELECTRONICS. - ISSN 1569-8025. - 17:3(2018), pp. 1356-1369. [10.1007/s10825-018-1208-7]
Topology optimization and Monte Carlo multithreading simulation for fault-tolerant nanoarrays
Riente, F.;Turvani, G.;Cirillo, G. A.;Vacca, M.;Zamboni, M.;Graziano, M.
2018
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/2713041
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo