Wafer Level Integration of 3-D Heat Sinks in Power ICs / Para, Isabella; Marasso, S. L.; Perrone, D.; Gentile, MATTIA GIANFRANCO; Sanfilippo, C.; Richieri, Giovanni; Merlin, Luigi; Pugliese, D.; Cocuzza, M.; Ferrero, S.; Scaltrito, L.; Pirri, C. F.. - In: IEEE TRANSACTIONS ON ELECTRON DEVICES. - ISSN 0018-9383. - 64:10(2017), pp. 4226-4232. [10.1109/TED.2017.2732733]

File in questo prodotto:
File Dimensione Formato  
IEEE 2017 Wafer Level.pdf

non disponibili

Tipologia: Altro materiale allegato
Licenza: Non Pubblico - Accesso privato/ristretto
Dimensione 2.75 MB
Formato Adobe PDF
2.75 MB Adobe PDF   Visualizza/Apri   Richiedi una copia
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2693808
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo