A prototype of pixel readout ASIC in 65 nm CMOS technology for extreme hit rate detectors at HL-LHC / Paterno', Andrea; L., Pacher; E., Monteil; F., Loddo; N., Demaria; L., Gaioni; F., De Canio; G., Traversi; V., Re; L., Ratti. - In: JOURNAL OF INSTRUMENTATION. - ISSN 1748-0221. - ELETTRONICO. - 12:(2017). [10.1088/1748-0221/12/02/C02043]

A prototype of pixel readout ASIC in 65 nm CMOS technology for extreme hit rate detectors at HL-LHC

PATERNO', ANDREA;
2017

File in questo prodotto:
File Dimensione Formato  
Patern%C3%B2_2017_J._Inst._12_C02043.pdf

non disponibili

Licenza: Non Pubblico - Accesso privato/ristretto
Dimensione 1.31 MB
Formato Adobe PDF
1.31 MB Adobe PDF   Visualizza/Apri   Richiedi una copia
Pubblicazioni consigliate

Caricamento pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: http://hdl.handle.net/11583/2679595
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo