Archivio Istituzionale della RicercaSymbolic Synthesis of Clock-Gating Logic for Power Optimization of Synchrounous Controllers / Benini, L., DE MICHELI, G., Macii, E., Poncino, M., Scarsi, R.. - In: ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS. - ISSN 1084-4309. - 4:(1999).
Symbolic Synthesis of Clock-Gating Logic for Power Optimization of Synchrounous Controllers
MACII E.;PONCINO, MASSIMO;
1999
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/1404071
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo