PORTO @ Archivio Istituzionale della Ricerca

Timing analysis and logic verification via user selectable multiple value logics / Mezzalama, Marco; Prinetto, Paolo Ernesto; Visintin, I.. - (1981), pp. 346-351. (Intervento presentato al convegno ECCTD’81 : IEEE European Conference on Circuit Theory and Design tenutosi a The Hague (The Netherlands) nel August 1981).

Timing analysis and logic verification via user selectable multiple value logics

MEZZALAMA, Marco;PRINETTO, Paolo Ernesto;
1981
1981
4.1 Contributo in Atti di convegno
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/2288254
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo