A Novel Design Flow for the Performance Optimization of Fault Tolerant Circuits on SRAM-based FPGAs / Sterpone, Luca; Battezzati, Niccolo'. - (2008), pp. 157-163. (Intervento presentato al convegno NASA/ESA Conference on Adaptive Hardware and Systems tenutosi a Noordwijk, The Netherlands nel 22-25 June 2008) [10.1109/AHS.2008.59].
A Novel Design Flow for the Performance Optimization of Fault Tolerant Circuits on SRAM-based FPGAs
STERPONE, Luca;BATTEZZATI, NICCOLO'
2008
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/11583/1856097
Attenzione
Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo