Fanout Optimization under Sub-micron Transistor -level Delay model / Cocchini, P.; Pedram, M.; Piccinini, G.; Zamboni, Maurizio. - (1998), pp. 8-12. (Intervento presentato al convegno International Conference on Computer Aided Design (IEEE/ACM ICCAD98) nel Nov.).

Fanout Optimization under Sub-micron Transistor -level Delay model

ZAMBONI, Maurizio
1998

File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11583/1419320
 Attenzione

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo