Archivio Istituzionale della RicercaVIOLANTE, MASSIMO
VIOLANTE, MASSIMO
Dipartimento di Automatica e Informatica
003605
Mostra
records
Risultati 1 - 20 di 259 (tempo di esecuzione: 0.025 secondi).
Exploiting Logic Simulation to Improve Simulation-based Sequential ATPG
1997 Corno, Fulvio; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
A Hybrid Fault Injection Methodology for Real Time Systems
1998 Benso, Alfredo; Civera, Pierluigi; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Ferro, ANTONIO VITO; Macchiarulo, Luca; Violante, Massimo; Prinetto, Paolo Ernesto; R., Ubar; J., Raik
Exploiting symbolic techniques for partial scan flip flop selection
1998 Corno, Fulvio; Prinetto, Paolo Ernesto; SONZA REORDA, Matteo; Violante, Massimo
Test Pattern Generation under Low Power Constraints
1999 Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
Soft-error detection through software fault-tolerance techniques
1999 Rebaudengo, Maurizio; SONZA REORDA, Matteo; Torchiano, Marco; Violante, Massimo
ALPS: a peak power estimation tool for sequential circuits
1999 Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
Transformation-based peak power reduction for test sequences
1999 Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
SymFony: a hybrid topological-symbolic ATPG exploiting RT-level information
1999 Corno, Fulvio; Prinetto, Paolo Ernesto; SONZA REORDA, Matteo; Violante, Massimo; U., Glaeser; H. T., Vierhaus
Optimal vector selection for low power BIST
1999 Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
A New BIST Architecture for Low Power Circuits
1999 Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
Automatic Test Bench Generation for Simulation-based Validation
2000 Lajolo, Marcello; Lavagno, Luciano; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
CA-CSTP: A new BIST Architecture for Sequential Circuit
2000 Corno, Fulvio; SONZA REORDA, Matteo; Squillero, Giovanni; Violante, Massimo
System-level test bench generation in a co-design framework.
2000 M., Lajolo; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo; Lavagno, Luciano
A Genetic Algorithm-based System for Generating Test Programs for Microprocessor IP Cores
2000 Corno, Fulvio; SONZA REORDA, Matteo; Squillero, Giovanni; Violante, Massimo
Experimentally evaluating an automatic approach for generating safety-critical software with respect to transient errors
2000 P., Cheynet; B., Nicolescu; R., Velazco; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
Behavioral-level test vector generation for system-on-chip designs.
2000 M., Lajolo; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo; Lavagno, Luciano
Prediction of Power Requirements for High-Speed Circuits
2000 Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
Early Power Estimation for System-on-Chip Designs
2000 M., Lajolo; Lavagno, Luciano; SONZA REORDA, Matteo; Violante, Massimo
Evaluating the effectiveness of a Software Fault-Tolerance technique on RISC- and CISC-based architectures
2000 Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo; P., Cheynet; B., Nicolescu; R., Velazco
New Techniques for Accelerating Fault Injection in VHDL descriptions
2000 B., Parrotta; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo
| Citazione | Data di pubblicazione | Autori | File |
|---|---|---|---|
| Exploiting Logic Simulation to Improve Simulation-based Sequential ATPG / Corno, Fulvio; Prinetto, Paolo Ernesto; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - (1997), pp. 68-73. (Intervento presentato al convegno Test Symposium, 1997. (ATS '97) Proceedings., Sixth Asian tenutosi a Akita, J nel 17-19 Nov 1997) [10.1109/ATS.1997.643922]. | 1-gen-1997 | CORNO, FulvioPRINETTO, Paolo ErnestoREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| A Hybrid Fault Injection Methodology for Real Time Systems / Benso, Alfredo; Civera, Pierluigi; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Ferro, ANTONIO VITO; Macchiarulo, Luca; Violante, Massimo; Prinetto, Paolo Ernesto; R., Ubar; J., Raik. - STAMPA. - (1998), pp. 74-75. (Intervento presentato al convegno FTCS-28: 28th Annual International Symposium on Fault-Tolerant Computing tenutosi a Munich (Germany) nel Jun 23-25, 1998). | 1-gen-1998 | BENSO, AlfredoCIVERA, PIERLUIGIREBAUDENGO, MaurizioSONZA REORDA, MatteoFERRO, ANTONIO VITOMACCHIARULO, LucaVIOLANTE, MASSIMOPRINETTO, Paolo Ernesto + | - |
| Exploiting symbolic techniques for partial scan flip flop selection / Corno, Fulvio; Prinetto, Paolo Ernesto; SONZA REORDA, Matteo; Violante, Massimo. - STAMPA. - (1998), pp. 670-679. (Intervento presentato al convegno DATE 1998 : IEEE Design Automation and Test Conference in Europe, 1998 tenutosi a Paris (France) nel Feb 23-26, 1998) [10.1109/DATE.1998.655930 ]. | 1-gen-1998 | CORNO, FulvioPRINETTO, Paolo ErnestoSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| Test Pattern Generation under Low Power Constraints / Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - STAMPA. - 1596:(1999), pp. 162-170. (Intervento presentato al convegno 1st European Workshops, EvoIASP’99 and EuroEcTel’99 tenutosi a Göteborg (SWE) nel May 26-27, 1999) [10.1007/10704703_13]. | 1-gen-1999 | CORNO, FulvioREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| Soft-error detection through software fault-tolerance techniques / Rebaudengo, Maurizio; SONZA REORDA, Matteo; Torchiano, Marco; Violante, Massimo. - (1999), pp. 210-218. (Intervento presentato al convegno IEEE Int. Symposium on Defect and Fault Tolerance in VLSI Systems (DFT’99) tenutosi a Albuquerque, NM (USA) nel 1-3 Nov. 1999) [10.1109/DFTVS.1999.802887]. | 1-gen-1999 | REBAUDENGO, MaurizioSONZA REORDA, MatteoTORCHIANO, MARCOVIOLANTE, MASSIMO | - |
| ALPS: a peak power estimation tool for sequential circuits / Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - (1999), pp. 350-353. (Intervento presentato al convegno VLSI, 1999. Proceedings. Ninth Great Lakes Symposium on) [10.1109/GLSV.1999.757454]. | 1-gen-1999 | CORNO, FulvioREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| Transformation-based peak power reduction for test sequences / Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - (1999), pp. 78-83. (Intervento presentato al convegno Low-Power Design, 1999. Proceedings. IEEE Alessandro Volta Memorial Workshop on tenutosi a Como, I nel 4-5 Mar 1999) [10.1109/LPD.1999.750406]. | 1-gen-1999 | CORNO, FulvioREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| SymFony: a hybrid topological-symbolic ATPG exploiting RT-level information / Corno, Fulvio; Prinetto, Paolo Ernesto; SONZA REORDA, Matteo; Violante, Massimo; U., Glaeser; H. T., Vierhaus. - In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. - ISSN 0278-0070. - 18:2(1999), pp. 191-202. [10.1109/43.743731] | 1-gen-1999 | CORNO, FulvioPRINETTO, Paolo ErnestoSONZA REORDA, MatteoVIOLANTE, MASSIMO + | - |
| Optimal vector selection for low power BIST / Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - (1999), pp. 219-226. (Intervento presentato al convegno Defect and Fault Tolerance in VLSI Systems, 1999. DFT '99. International Symposium on tenutosi a Albuquerque, NM, USA nel Nov 1999) [10.1109/DFTVS.1999.802888]. | 1-gen-1999 | CORNO, FulvioREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| A New BIST Architecture for Low Power Circuits / Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - (1999), pp. 160-164. (Intervento presentato al convegno European Test Workshop 1999. Proceedings tenutosi a Constance, Germany nel 25-28 May 1999) [10.1109/ETW.1999.804523]. | 1-gen-1999 | CORNO, FulvioREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| Automatic Test Bench Generation for Simulation-based Validation / Lajolo, Marcello; Lavagno, Luciano; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - (2000), pp. 136-140. (Intervento presentato al convegno Hardware/Software Codesign, 2000. CODES 2000. Proceedings of the Eighth International Workshop on tenutosi a San Diego, CA, USA nel 5 May 2000). | 1-gen-2000 | LAJOLO, MarcelloLAVAGNO, LucianoREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| CA-CSTP: A new BIST Architecture for Sequential Circuit / Corno, Fulvio; SONZA REORDA, Matteo; Squillero, Giovanni; Violante, Massimo. - (2000), pp. 167-172. (Intervento presentato al convegno ETW). | 1-gen-2000 | CORNO, FulvioSONZA REORDA, MatteoSQUILLERO, GiovanniVIOLANTE, MASSIMO | - |
| System-level test bench generation in a co-design framework / M., Lajolo; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo; Lavagno, Luciano. - (2000). | 1-gen-2000 | REBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMOLAVAGNO, Luciano + | - |
| A Genetic Algorithm-based System for Generating Test Programs for Microprocessor IP Cores / Corno, Fulvio; SONZA REORDA, Matteo; Squillero, Giovanni; Violante, Massimo. - (2000), pp. 195-198. (Intervento presentato al convegno International Conference on Tools with Artificial Intelligence tenutosi a Vancouver, Canada nel November 13-15, 2000). | 1-gen-2000 | CORNO, FulvioSONZA REORDA, MatteoSQUILLERO, GiovanniVIOLANTE, MASSIMO | - |
| Experimentally evaluating an automatic approach for generating safety-critical software with respect to transient errors / P., Cheynet; B., Nicolescu; R., Velazco; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - In: IEEE TRANSACTIONS ON NUCLEAR SCIENCE. - ISSN 0018-9499. - 47:(2000), pp. 2231-2236. | 1-gen-2000 | REBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO + | - |
| Behavioral-level test vector generation for system-on-chip designs / M., Lajolo; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo; Lavagno, Luciano. - (2000). | 1-gen-2000 | REBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMOLAVAGNO, Luciano + | - |
| Prediction of Power Requirements for High-Speed Circuits / Corno, Fulvio; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - 1803:(2000), pp. 247-254. (Intervento presentato al convegno EvoWorkshops 2000: EvoIASP, EvoSCONDI, EvoTel, EvoSTIM, EvoRob, and EvoFlight tenutosi a Edinburgh (GBR) nel April 17, 2000) [10.1007/3-540-45561-2_24]. | 1-gen-2000 | CORNO, FulvioREBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO | - |
| Early Power Estimation for System-on-Chip Designs / M., Lajolo; Lavagno, Luciano; SONZA REORDA, Matteo; Violante, Massimo. - 1918:(2000), pp. 108-117. (Intervento presentato al convegno Power and Timing Modeling, Optimization and Simulation 10th International Workshop, PATMOS 2000 tenutosi a Göttingen (DEU) nel Sep. 13-15, 2000) [10.1007/3-540-45373-3_11]. | 1-gen-2000 | LAVAGNO, LucianoSONZA REORDA, MatteoVIOLANTE, MASSIMO + | - |
| Evaluating the effectiveness of a Software Fault-Tolerance technique on RISC- and CISC-based architectures / Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo; P., Cheynet; B., Nicolescu; R., Velazco. - (2000), pp. 17-21. (Intervento presentato al convegno On-Line Testing Workshop, 2000. Proceedings. 6th IEEE International tenutosi a Palma de Mallorca, E nel 03-05 Jul 2000) [10.1109/OLT.2000.856606]. | 1-gen-2000 | REBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO + | - |
| New Techniques for Accelerating Fault Injection in VHDL descriptions / B., Parrotta; Rebaudengo, Maurizio; SONZA REORDA, Matteo; Violante, Massimo. - (2000), pp. 61-66. (Intervento presentato al convegno On-Line Testing Workshop, 2000. Proceedings. 6th IEEE International tenutosi a Palma de Mallorca nel 3 - 5 Jul 2000) [10.1109/OLT.2000.856613]. | 1-gen-2000 | REBAUDENGO, MaurizioSONZA REORDA, MatteoVIOLANTE, MASSIMO + | - |