Archivio Istituzionale della RicercaSfoglia per Autore
Mostrati risultati da 1 a 1 di 1
| Citazione | Data di pubblicazione | Autori | File |
|---|---|---|---|
| Sub-row sleep transistor insertion for concurrent clock-gating and power-gating / Lingasubramanian, Karthikeyan; Calimera, Andrea; Macii, Alberto; Macii, Enrico; Poncino, Massimo. - 6951:(2011), pp. 214-225. (Intervento presentato al convegno 21st International Workshop on Power and Timing Modeling, Optimization, and Simulation, PATMOS 2011 tenutosi a Madrid (SP) nel September 26-29, 2011) [10.1007/978-3-642-24154-3_22]. | 1-gen-2011 | LINGASUBRAMANIAN, KARTHIKEYANCALIMERA, ANDREAMACII, AlbertoMACII, EnricoPONCINO, MASSIMO | - |
Mostrati risultati da 1 a 1 di 1
Legenda icone
- file ad accesso aperto
- file disponibili sulla rete interna
- file disponibili agli utenti autorizzati
- file disponibili solo agli amministratori
- file sotto embargo
- nessun file disponibile